Спасибо за работу! Выручили! Надеюсь на дальнейшее сотрудничество!
Информация о работе
Подробнее о работе
Расчет цифрового приемника-Микропроцессоры и цифровая обработка сигналов
- 27 страниц
- 2010 год
- 162 просмотра
- 0 покупок
Гарантия сервиса Автор24
Уникальность не ниже 50%
Фрагменты работ
Содержание
1. Задание……………………………………………………………………...3
2. Введение………………………………………………………………….....4
3. Анализ технического задания……………………………………………..5
4. Расчет полосы пропускания ………………………………………………6
5. Амплитудный детектор……………..……………………………………..6
6. Компаратор…………………………………………………………………8
7. Порты ввода-вывода…………………………...…………………………9
8. Дешифратор адреса……………………………………………………….10
9. Шинный формирователь…………………………………………………10
10. Адаптер……………………………………………………………………11
11. Регистр…………………………………………………………………….12
12. Цифровой синтезатор частот…………………………………………….13
13. Заключение…………………………………………………………..……16
Приложение А…………………………………………..…………………17
Приложение Б………………………………………………..……………20
5. Амплитудный детектор.
Детектор служит для создания напряжения, изменяющегося в соответствии с законом модуляции одного из параметров входного сигнала. На выходе амплитудного детектора создается напряжение в соответствии с законом модуляции амплитуды входного гармонического сигнала. В качестве амплитудного детектора используется последовательный диодный детектор.
Рис.2. Последовательный диодный детектор. Детектирование входного сигнала.
В таком детекторе напряжение на диоде равно разности между входным гармоническим напряжением и продетектированным напряжением. Напряжение Ед на выходе определяет отрицательное напряжение смещения на диоде детектора. Его появление на выходе с временной точки зрения можно объяснить как результат зарядки конденсатора Сн через открытый диод и разрядку через резистор Rн, а со спектральной как результат создания на резисторе Rн напряжения Ед постоянной составляющей тока диода.
6. Компаратор.
...
• Дешифратор адреса
• Адаптер для обеспечения обмена информацией приёмником и микропроцессорной системой.
• Преобразователь кода.
Уровни напряжений на ISA – ТТЛ.
8. Дешифратор адреса.
Для дешифрации адреса в интерфейсе ISA используется 8 адресных сигналов и сигнал AEN. AEN нужен для сопряжения с прямым доступом памяти.
Перепишем адреса портов в двоичной системе:
96Н 10010110В(базовый адрес)
97Н 10010111В(служебный порт)
Шесть старших разрядов адреса являются постоянными значениями. Один младший разряд переменный, следовательно, дополнительных преобразований не требуется. Поэтому дешифратор удобно строить на логических элементах.
Рис. 8. Структурная схема дешифратора адреса.
9. Шинный формирователь.
Для организации ШД используется микросхема К555АП6. Микросхема обеспечивает двунаправленную передачу данных в зависимости от уровня сигнала на входе «ЕАВ». если ЕАВ=1, то данные передаются с порта А на порт В, если ЕАВ=0 – наоборот.
...
• Шинный формирователь для организации шины данных (ШД).
• Дешифратор адреса
• Адаптер для обеспечения обмена информацией приёмником и микропроцессорной системой.
• Преобразователь кода.
Уровни напряжений на ISA – ТТЛ.
8. Дешифратор адреса.
Для дешифрации адреса в интерфейсе ISA используется 8 адресных сигналов и сигнал AEN. AEN нужен для сопряжения с прямым доступом памяти.
Перепишем адреса портов в двоичной системе:
96Н 10010110В(базовый адрес)
97Н 10010111В(служебный порт)
Шесть старших разрядов адреса являются постоянными значениями. Один младший разряд переменный, следовательно, дополнительных преобразований не требуется. Поэтому дешифратор удобно строить на логических элементах.
Рис. 8. Структурная схема дешифратора адреса.
9. Шинный формирователь.
Для организации ШД используется микросхема К555АП6. Микросхема обеспечивает двунаправленную передачу данных в зависимости от уровня сигнала на входе «ЕАВ».
...
12. Цифровой синтезатор частот.
Для реализации ЦСЧ воспользуемся микросхемой КФ1015ПЛ3Б. Это быстродействующая микросхема с последовательным интерфейсом управления коэффициентами деления отличаются более широкими границами интервала коэффициента деления тракта программируемого делителя частоты входного сигнала, наличием программируемого делителя образцовой частоты, полевого транзистора для активного ФНЧ и дополнительным дифференциальным выходом частотно-фазового детектора.
Рис.6. Структурная схема ЦСЧ.
Программирование коэффициентов деления тракта программируемого делителя частоты и делителя образцовой частоты выполняют с помощью управляющего слова, подаваемого на входы приемного и буферного регистра (выв. 7, 8, 10) в последовательном двоичном коде с генератора информационного слова – МПУ.
Первыми в приемный регистр вводят биты 1-3 слова, определяющие выбор коэффициента деления К1. Биты вводят последовательно, начиная с первого.
...
нет
Форма заказа новой работы
Не подошла эта работа?
Закажи новую работу, сделанную по твоим требованиям
